来源：Irrational Analysis — Hot Chips 2026: Irrational Recap（作者自述重仓半导体、持 Samsung 多头、已清仓 BESI、转向欧日光学；全文观点标 `[IA]`，属单一 [R] 级带仓位的观点源，需按此打折）
会议官方议程：hotchips.org/program/conference · tutorials
1. 一句话定位
Hot Chips 2026 的真正主线不是任何一颗芯片，而是三条"范式反转"信号：① HBM 客户集体要求 de-spec（12-hi → 8-hi/4-hi），意味着 DRAM 厂把 HBM 这张牌打过头了；② NVIDIA 用 8 个月把 Groq LPU 做成 Rubin 配套机架，宣告"多厂商解耦推理（disagg）"是过渡现象，一切都会走向垂直整合；③ CPU 重新成为战场（Vera / ARM 自研 / Diamond Rapids / IBM 双 ISA），而 RISC-V 在高性能与用户态被全会场判定无关紧要。
2. 分主题工程级深读 + Read-through
2.1 存储：HBM "High-Bandwidth Mistake"
| 工程事实 `[IA]` | 物理/商业含义 | Read-through |
|---|---|---|
| 三大 DRAM 厂 HBM 演讲"近乎防御性"，走廊话题全是 de-spec：12-hi → 8-hi 甚至 4-hi，"层数更少但 stack 数买到最多" | 客户找到了绕开 HBM 单 bit 溢价的方法（把容量需求挪到 base die D2D 扩展 / KV offload / 更多 stack 而非更高 stack）。stack 数（TSV、base die、CoWoS shoreline）不变，bit 数下降 | HBM bit 需求是天花板不是地板：MS 2027 50.6bn Gb 中 Rubin R200+MI400 = 2.53bn Gb 按 12hi 建模，若 2027H2 SKU 转 8hi，-0.84bn Gb ≈ -17% 2027 HBM Gb。受损顺序：bit 敞口（MU/Hynix/Samsung 的 HBM bit 增速假设）> stack 敞口（TSMC 12nm base die、Samsung base die 逻辑化、CoWoS）。对通用 DRAM 是二阶利多：HBM 单 bit 耗 ~3× wafer （供需底稿 H.5），de-spec 释放 wafer → 边际缓和 2027 DRAM 缺口叙事 |
| Samsung：HBM base die 用真正的 D2D PHY（UCIe / NVLink D2D / Broadcom MAX / Marvell 64G）替代 JEDEC PHY；控制器搬到 base die；加"extender D2D"（电/光）借 TSV shoreline 富余带宽挂更多 memory；不要在 base die 做 compute | base die 从被动接口变成"内存路由器"，价值量↑（供需底稿 9/1 [R]：HBM4 base die TSMC 12nm 成本为 core die 3–4×）。Extender-D2D 即 D-Matrix 思路的官方化 | Samsung 相对受益（作者持仓）；base die 逻辑工艺 → TSM / Intel Foundry（供需底稿 [R] Hynix 研讨 HBM4E 起引入 Intel 代工）；UCIe/D2D IP → ALAB/Cadence/Synopsys 二阶 |
| 混合键合（HB）：8-hi 不需要 HB；12-hi 三家都用 MR-MUF/TC-NCF 搞定了；"可能永远看不到 16-hi 量产" → "RIP BESI"，作者已清仓 | 与 供需底稿 9/2 [O] 一致：Hynix 在 Hot Chips 明确 HB 不用于 HBM4E，最早 HBM5（2029–30），775 µm 高度天花板；AMAT+Besi 联机仅 1 套 = 研发单 | BESI 的 HBM-HB optionality 被抽走；剩余 TAM 只有逻辑 SoIC（供需底稿：SoIC KWPM 2026 22 → 2028 65，3×）——但作者补刀"AMD Genoa-X 之后不再 HB EPYC"，逻辑侧买家=Intel（Diamond Rapids）+ Fujitsu + TSMC SoIC 客户。我们档案里 BESI 仅 stub、无 thesis → 建议标 Avoid-on-HBM-narrative |
| Micron "无聊"，但把只有 Samsung 能稳定跑的 datarate 放进自家表格 | 数据速率军备竞赛已脱离实际良率 | MU：HBM 份额 ~20% （供需底稿 H.5） 不变，但 bit 增速假设需加 de-spec 情景 |
| DRAM 厂毛利 >80%，"客户开始要低配版 = 他们找到绕开你的路，你的路线图价值低于你以为的" | 周期顶部信号的经典形态 | 与 供需底稿 [B] "memory 占 capex 2027 48%" 形成张力：capex 里的 memory 膨胀可能在 2027H2 由 de-spec + LTA 锁价双向压缩 |
2.2 3D DRAM / HBF / PIM：三条"绕开 HBM"的路，只有一条半站得住
| 路线 | 工程事实 `[IA]` | 判断 | Read-through |
|---|---|---|---|
| D-Matrix Raptor（与 Meta 联合演讲） | 首个有实测芯片的 3D DRAM 推理加速器；36 µm 微凸块（vs HBM 10 µm，保守）；TE 按 128B 访问但每 channel 只 3 bank → 96B 读，浪费 33% PHY 或加移位逻辑（原计划应是 4 bank，Raptor 未达）；DBI 编进 FLIT；RS-ECC；DRAM die 运行 95 °C（液冷）vs 服务器 DRAM 额定 80–85 °C，逻辑 110 °C → 电迁移（EM）是最大风险，只有 HTOL 能证明 | 工程质量高，但"DRAM 工艺从未为这种温度设计"是所有 3D DRAM（D-Matrix / Fractile / Cerebras / NVDA-Groq）的共同软肋 | Meta 站台说明 Meta 在找 decode 专用芯片——与 MTIA 双重使命失败互为因果。私有公司，无直接标的；对 HBM 的替代威胁在 2028 前可忽略 |
| HBF（Oxmiq / PRAXMATI） | 会议最佳演讲；经济上唯一成立的 niche = 长上下文 + 多轮 KV cache；作者"不知道怎么给这个 niche 定规模"；假设多为低 active-param 比例，Anthropic 高 active-param 模型反而利好 HBF | 方向对、规模不可知 | SNDK 叙事翻转（周期股→契约现金流）不应把 HBF 计入 2027 估值；HBF 是 2028+ 期权。内部底稿 的 KV offload 梯子 G1–G4 里 HBF 卡在 G1.5，与 NAND 主叙事（eSSD 涨价）无关 |
| Samsung LPDDR5X-PIM | 作者一贯反对存内计算：DRAM 工艺晶体管性能远差于 N6 以下逻辑；占 DRAM 面积换算力；"这是 I/O 问题，去修真问题"。Q&A 两人质疑性能，答"仍在优化" | 死路 | 无标的影响；反证 Samsung 在 base die 路线上的正确性 |
2.3 网络：2025 更精彩，2026 只有 Multiplane 值得看
| 演讲 | 工程事实 `[IA]` | Read-through |
|---|---|---|
| Broadcom Thor Ultra | 4×200G = 800G；Q&A 问 200G SerDes 版本→"在路上"；到 8×200G 需要数字逻辑显著扩大。上层协议内容乏味 | AVGO NIC 在 1.6T 端口上落后 NVDA 一代；对 AVGO 无关紧要（NIC 非利润中心），但确认 hyperscaler 前端 NIC 几乎全自研 |
| NVIDIA BlueField-4 | 1.6T 8×200G；小封装吞吐"碾压"Thor Ultra；内嵌 Grace（作者阴谋论：清库存）；"贵得离谱，只有 Neocloud 买" | BlueField 是 NVDA 对 Neocloud 的 attach-rate 税；hyperscaler 不买 → CRWV/NBIS 类 BOM 里 NIC 成本结构性偏高 |
| NVIDIA Spectrum-X Multiplane | 1.6T 端口的 8 条 200G lane 各接一台不同交换机（multi-rail 而非传统 tree）；需要"章鱼式" MPO 分线光缆，额外 0.2–0.4 dB 插损；单 link 抖动只损失 1/8 带宽 | ① 交换机端口按 200G 粒度消耗 → 200G/lane 光器件（EML/SiPh）与 MPO-16 分支缆用量结构性↑，连接器/光缆（Amphenol、US Conec、GLW 保偏之外的普通 MMF/SMF 缆）二阶受益；② 演讲者用 5 分钟解释"tree 是坏主意"——直接打脸 Maia 200 的拓扑 |
2.4 AI ASIC：Everyone has an ASIC，but NVIDIA has half the CoWoS
| 项目 | 工程事实 `[IA]` | 与 memory 对照 | Read-through |
|---|---|---|---|
| Meta MTIA（双重使命） | 管理层强迫硅团队同时优化推荐与 GenAI；部分 HBM 硬件固定划给 embedding cache，不可关闭 → GenAI 性能受损；tiny RISC-V 只做 FSM；OCP 自家 spec 自己不遵守；LLC 旁近存计算小 MUX 树 | 供需底稿 H.9：MTIA v3 Iris（AVGO，CoWoS-L 55k）2027；AVGO FY26Q3：Meta 3 代到 2027 底、2028 累计 3GW | Meta GenAI 算力将继续以 NVDA 为主 → NVDA 在 Meta 的份额比"Meta 3GW 自研"暗示的更稳；AVGO 的 Meta GW 是"推荐系统 GW"，质量低于 Anthropic/Google GW |
| NVIDIA/Groq LPU（Think Fast） | 8 个月把 Samsung SF4X 上"半残"LPU 做成 Rubin 配套 rack-scale disagg 产品（不是 Rubin Ultra）；全局时钟原始（光子组会来帮）；电源缓冲新招；热感知调度不可信；下一代 FPGA 换 ASIC；CUDA 支持 144-wide VLIW 不可能好 | 内部底稿：TD Cowen "Groq 3 LPX + Rubin" | Jensen 用并购+8 个月封死了 decode-disagg 寄生赛道；Feynman + 从零设计的 LPU 才是真正产品 → 对 CRBS/Etched/D-Matrix 类的 TAM 上限打折 |
| Cerebras CS-4 | 与一周前 Supernova 基本无新料；wafer I/O 是 NoC 直接延伸（演讲者回避=确认）→ I/O 扩展受限；3D 堆 DRAM wafer 是错的，应堆 SRAM wafer（3DvCache 式，多 1 cycle 延迟，无需改访存）；"为 disagg 设计"却把最重要 prefill 伙伴 Blackwell 从 slide 删掉；"AMD Helios 也满是线缆"，攻击 GPU 线缆是稻草人；作者确认 parametric yield 理论，"10/11 月会很好玩" | CRBS thesis：屠龙少年，WSE 绕开 CoWoS+HBM+光模块，GM 42% 靠软件撑 | CRBS 叙事从"屠龙少年"向"堕落天使警惕"倾斜：① 被 NVDA LPU 正面替代；② 3D DRAM 路线反复；③ 作者暗示 10–11 月有 parametric yield 深度爆料（叠加 IPO 后首个财报/解禁窗口）。与 VICR（WSE 垂直供电 $5K/rack）read-through 一并降权 |
| Microsoft Maia 200 | 8 pJ/bit、1 µs 延迟，N3P 上 100G/lane SerDes——"dogshit"；tree 拓扑被 NVDA 当场论证是坏主意；只给无法横向比较的微基准 | 供需底稿 H.9：Maia 300（MRVL，CoWoS-L 50k @ 2nm）2027；DYNAMIC：Evercore 称 MRVL Maia 300 订单覆盖 2027 全年 | Maia 200 的糟糕不直接等于 Maia 300 糟糕（换 MRVL 设计），但 MSFT 内部对自研的信心/预算分配存在不确定；MRVL 的 Maia 300 volume 需要 OCP 10 月再验。MSFT 继续是 NVDA 最大买家之一 |
| SambaNova SN50 | CGRA；HBM2e（无人再产，供应死局）；对动态 I/O 比例、上下文长度变化脆弱；Intel $1.6B 收购几乎成交后因 NVDA-Groq 交易反悔 | — | 无标的；印证"只有四家算力设计实体经济上重要"（NVDA / Google / Amazon / AMD） |
| Google TPU v8（8i SunFish 推理 / 8t ZebraFish 训练） | 7 hop（MoE 进步）；collectives 块搬离主 die（大 SRAM 补偿）；SC-CAE + SerDes chiplet 夹在两颗结构 dummy die 间，面积比 48×200G 大 20–30%（多出部分=SC-CAE）；训练集群两层交换；片上传感器（HTOL）；"这是 NPO 的试跑" | 供需底稿 H.9：v8i 3.96mn（AVGO）+ v8t 3.6mn（MTK）全 HBM3e 12hi；供需底稿 9/1 [R]：8t pod 9,600 颗 / 2PB HBM；8i 288GB HBM / 384MB SRAM；内部底稿：Google Next-Gen 9,600 颗 NPO(硅光)+OCS；9/5 [R] Google OCS 2027 3→5 万 | Google 是 NVDA 之外唯一把 NPO 放进量产芯片的 → NPO 2027 放量 thesis 获芯片级证据（LITE/COHR/AVGO 光引擎、OCS）；AVGO `研究记录` "TPU v8+ 供应商 split" 应从 Hot Chips deck 里读 chiplet 归属 |
| OpenAI Jalapeño | Samtec Bullseye 224G 测试连接器；non-uniform memory NoC（业界至少两家 NDA 在做）；核心里有乱序执行（OOO）——AI 加速器史上首见（黑魔法晶体管 = 自动加速烂代码，代价是面积/功耗）；SemiAnalysis 报"B0 比 A0 ISO-power 快 25%"被作者读为 A0 灾难级问题（正常 5–10%）；Clive Chan + ≥10 工程师离职；"vibe-coded their chip" | AVGO FY26Q3 [O]：Jalapeño 1.3GW 2027、Jalapeño+后继 5+GW 2028；8/27 [R]：700W / 216GiB HBM4 / 15.4TB/s / 2026 底初始部署 | AVGO FY27 ≈ $115B 里 OpenAI 那 1.3GW 的时间风险被低估：全 respin 通常 +6–9 个月；OOO 核 = OpenAI 自己在用硬件对冲"workload 每 1–3 个月剧变"→ 这也是 OpenAI 反 disagg 的根本理由（"Dark silicon 比闲置加速器便宜"） |
2.5 GPU：Rubin 删线缆，MI400 满 retimer
| 项目 | 工程事实 `[IA]` | Read-through |
|---|---|---|
| NVIDIA Rubin | 权重稀疏无用（专家稀疏更好）；激活稀疏也大概率无用；数据包内嵌计数器（类 D-Matrix pinless DBI）；Rubin 去掉了机架内 flyover 线缆 | 稀疏 marketing 忽略；线缆减少 = 气流/可靠性↑，反衬 Helios |
| AMD MI400 / Helios | 机架满是 retimer（伤 TCO 与延迟）；线缆挡气流、连接器可靠性低于 mezz；电源板全是大电容电感+4 风扇；cache 优先带宽/延迟而非容量 = 承认 Infinity Cache 失败；wave64 → wave32 投降；NIC 基准不可比 | AMD 公司档案：瓶颈突破+屠龙少年中段，供需底稿 AMD 2027 CoWoS +308%；ALAB：Helios 每机架 retimer 内容量是 memory 未量化的增量（ALAB thesis 是 PCIe/Scorpio，Helios UALink/PCIe retimer 是新腿）；AMD 的 rack TCO 在 2027 对 Rubin 处于劣势 |
| Intel Crescent Island (Xe) | PCIe 5 scale-up、风冷 PCIe 卡；"F-tier，10 家 pre-revenue 初创都比它有戏" | INTC 的 GPU 期权 = 0，与 memory "Foundry optionality + Agentic CPU" 叙事无冲突 |
2.6 CPU：Vera 不再是 Grace，但也没赢
| 项目 | 工程事实 `[IA]` | 与 memory 对照 | Read-through |
|---|---|---|---|
| NVIDIA Vera | Grace 两大缺陷：Neoverse V2 前端 buffer 过小 + Mellanox 老 NoC；Vera 自研核 + 新 NoC 解决；"spatial multi-threading"= 复制整套前端的 cope；对比 2 年前 Turin 9755 是耍赖；作者 ISO-power 折算：AMD Venice 比 Vera 好 18.5%，AMD 自称 3.3× 实为 1.19×；"许多大客户要 Intel x86 NVLink Fusion CPU 而非 Vera"；"最重要的一张 slide，hint hint wink wink" | 供需底稿 H.9：Vera CPU 2027 5.75mn 颗、CoWoS-R 250k；DYNAMIC：Intel×NVIDIA NVLink Xeon | Vera 5.75mn 颗是上限：若 Rubin 机架 head node 部分改 x86 NVLink Xeon，INTC DCAI 获得 memory 未建模的增量；ARM 因 Vera 自研核而失去 V3 royalty 升档 |
| ARM 首款自研 CPU（"Arm AGI"） | V3 解码 6/8→10、OOO 窗 320→384；CMN NoC 很好（Grace 差一半怪 NVDA 不用 CMN）；"purpose built for agentic AI"不成立，是好的通用 CPU；Venice 更适合 agentic | 内部底稿：AGI CPU=control plane；ARM 136×V3，客户 Meta/OpenAI/SAP/Cloudflare/SK Telecom | ARM "AGI CPU 认知差"的产品差异化腿被削弱，royalty/自研渠道冲突腿不变；v9 渗透与 CSS 才是 ARM 主线 |
| Intel Diamond Rapids | 中央 IO die（"花 9 年学会 AMD 设计"）；Intel 3（Ireland 厂）；用混合键合；四 DVFS 域；专有加速器是浪费；PCIe Gen6 | INTC 公司档案：Agentic CPU + Foundry optionality | HB 在 HBM 死了但在 Intel/TSMC SoIC 逻辑活着 → AMAT（HB CMP 近独占 （供需底稿 9/2））> BESI；DCAI 供需紧（DYNAMIC：Intel 交期 18–24 周）叠加 NVLink Fusion 需求 |
| IBM Z 双 ISA（Z + ARMv9） | 史上首个全性能双 ISA CPU；36MB L2/核；虚拟 L3/L4；KVM 纳秒级切换；"没有其他 ISA 说得通"= RISC-V 连候选都不是 | — | ARM 生态扩到主机 TAM；IBM 硬件业务的意外亮点 |
| Fujitsu Monaka | 混合键合；每核 LDO 独立降压 | — | 低压"秘方"叙事（Etched 也在讲）作者判定为 bullshit |
| RISC-V | BOS Semi 有 Tenstorrent 关系却选 2014 年的 A53；SiFive 3 年前裁掉 130 人数据中心团队；变长指令（C 扩展）Qualcomm 早就反馈被无视；"SiFive 做 NVLink Fusion 数据中心 CPU"= 🤡 | — | RISC-V 在数据中心/用户态无投资意义；Tenstorrent 是唯一有高性能 IP 的 |
2.7 光学与杂项：850 nm vs 1060 nm 是被忽视的 NPO 路线分叉
| 项目 | 工程事实 `[IA]` | 与 memory 对照 | Read-through |
|---|---|---|---|
| VCSEL NPO/CPO（AMS OSRAM 对话） | NPO/CPO 目标是"慢而宽、<30 m"，VCSEL 器件质量不重要，封装（LED 密排、化合物 W2W 键合到 TSV CMOS 背板、高良率密集光纤阵列贴装）才重要；LITE/COHR 走 1060 nm（底发射穿透衬底，便于密排）→ 标准 OM 光纤在 1060 nm 无任何数据手册、衰减/色散未表征、批间变异、驱动/TIA 需过设计伤能效；且 1060 nm 需新材料重过 GR-468（6–12 个月，HTOL 5,000 小时）；AMS OSRAM 留 850 nm + 便宜 OM3 + AlGaAs 40 年可靠性 | 供需底稿 8/31 [R]：Lumentum ECOC 2026 排 1060 nm VCSEL 阵列用于 scale-up；内部底稿：阿里 UPN512 NPO(VCSEL 30–50 m)、NPO 2027 放量；LITE 公司档案：AI optical source bottleneck | LITE/COHR 的 VCSEL-NPO 时间表存在 6–12 个月认证尾部风险（不影响其 EML/CW 激光核心叙事）；AMS OSRAM（AMS.SW）是未被 memory 覆盖的 NPO VCSEL 黑马（作者已把 BESI 仓位转向"欧日光学"） |
| Opticore（光模拟计算） | 平衡光电二极管做 MAC；TFLN 调制器→改环形调制器（TFLN 太大不可量产，"meme PhD 材料"）；单波长+PLL 稳温；低速环可跑 PAM16；DAC/ADC 功耗故事过关；10 片测试 wafer 零 PD 失效（免 wire-bond 面对面封装） | 供需底稿 9/5 [R]：TFLN 占 2026 1.6T 5–10%、2027 15–20% | 作者对 TFLN 的鄙视与 A 股 TFLN 渗透率叙事直接冲突 → TFLN 渗透率 [R] 数字需要更多 [O] 佐证 |
| Olix（纯 SRAM 机器） | 作者被 90 分钟说服"纯 SRAM 若执行好是可行的"，软化多年负面观点 | — | 对 Groq 类 SRAM 路线的可行性边际正面；Cerebras 应堆 SRAM wafer 的论据加强 |
| Waymo | 自研 LiDAR/radar，"RIP LiDAR shitcos"；对 Musk 纯视觉直接开火；<75W 嵌入式；FP32 高精度；RISC-V 只做 orchestrator | — | LiDAR 独立供应商（OUST 等）在 Waymo 体系无 attach；与 musk-tracker 的纯视觉论点形成对照 |
| AMD Versal RF | 硬 IP 实时 DSP 极强，"经济上无用，死行业" | — | 无 |
2.8 三条高阶判断
1. 多厂商 disagg 推理是暂时现象：只有 NVDA / Google / Amazon / AMD 四家算力设计实体经济上重要；startup 想做 decode 寄生。NVDA-Groq 8 个月的执行 + OpenAI Jalapeño 演讲里"workload 1–3 个月剧变 vs 数据中心 3–6 年寿命 → 异构部署无法规划 → Dark silicon 比闲置加速器便宜"= 需求方也不想要 disagg。除 Cerebras 外所有追 multi-vendor disagg 的都错了（作者原话，注意他对 Cerebras 的例外并非正面）。
2. AI 加速芯片设计是真的，但不是 cultist 说的那样：3–7 人团队干 20–30 人的活、时间减半；RTL 波形 agent 初筛。但 Jalapeño B0 +25% 是反例——AI 让 tourist 不知道输出是垃圾。二阶：EDA 座席数（SNPS/CDNS）长期承压，AI-EDA 升价是对冲。
3. DRAM 厂把牌打过头：>80% 毛利逼客户评估一切替代；de-spec = 客户要低配版 = 路线图价值低于预期。作者仍持 Samsung 多头——"不是说 memory 股不好，是这局没打到最优"。
3. 数字级预期差对比（16 条，其中 9 条未定价）
| # | Deck / 文章数字 | Memory 已有数字 | 差值 / 新增信息 | 定价状态 | Conviction | 行动 |
|---|---|---|---|---|---|---|
| 1 | HBM de-spec 12-hi→8-hi/4-hi 成走廊共识，"stack 数不减、层数减" | 供需底稿 H.5 MS 2027 50.6bn Gb，Rubin R200 1.70bn + MI400 0.83bn 全按 12hi；8/12 [R] Rubin Ultra 多 SKU 8-Hi；9/3 [R] "12→8 层" | 若 R200+MI400 转 8hi：-0.84bn Gb ≈ -17% 2027 HBM Gb；bit 敞口 vs stack 敞口分化 | 未定价（传闻已录，模型未改） | 6 | MU/Hynix 2027 HBM bit 增速加 de-spec 情景；相对偏好 base die/stack 敞口（Samsung、TSM） |
| 2 | HB 不用于 HBM4E，最早 HBM5（2029–30）；作者"可能永远没有 16-hi" | 供需底稿 9/2 [O] 同源；但 供需底稿 同时记"16-Hi HBM4 48GB 客户认证中" | 认证中 ≠ 量产；de-spec 趋势下 16-hi 商业需求存疑 | 部分定价（BESI 已跌） | 7 | BESI 仅按 SoIC 逻辑 TAM 估值；不为 HBM-HB 付任何期权 |
| 3 | Vera vs Venice ISO-power：AMD 领先 1.19×（非 3.3×），Vera 对比 2 年前 Turin | 供需底稿 H.9 Vera CPU 2027 5.75mn 颗 / CoWoS-R 250k | 大客户要 Intel x86 NVLink Fusion → Vera 颗数是上限 | 未定价 | 6 | INTC DCAI 加 NVLink Xeon 情景；Vera 5.75mn 打 15–25% 折 |
| 4 | Jalapeño B0 vs A0 +25% perf/W；Clive Chan + ≥10 人离职 | AVGO FY26Q3 [O] Jalapeño 1.3GW 2027 / 5+GW 2028；8/27 [R] 2026 底初始部署 | 全 respin 常规滑 6–9 个月 → 1.3GW 落 2027 的兑现概率下修 | 未定价 | 5 | AVGO FY27 $115B 里 OpenAI 部分标 timing risk；观察 OpenAI DevDay 9/29、OCP 10 月 |
| 5 | LPU+Rubin 8 个月成品；Feynman+新 LPU 在路上；CUDA on VLIW 不可能好 | DYNAMIC：Groq 3 LPX；CRBS thesis 屠龙少年 | disagg 寄生赛道 TAM 上限被 NVDA 内部化 | 未定价（CRBS） | 6 | CRBS 叙事降为"堕落天使警惕"，10–11 月事件窗口做空表达（put spread） |
| 6 | Cerebras 3D DRAM wafer vs SRAM wafer；Blackwell 从 disagg slide 消失；parametric yield 理论获确认 | CRBS：良率 40%、单 WSE 硅成本 ≈ $100K | 良率问题不止在 hard yield，还在 parametric yield（频率/功耗分布） | 未定价 | 5 | 等作者 10–11 月深度；CRBS+VICR read-through 一并降权 |
| 7 | Maia 200：8 pJ/bit、1 µs、100G/lane N3P、tree 拓扑 | 供需底稿 H.9 Maia 300（MRVL）CoWoS-L 50k 2027；Evercore 订单覆盖 2027 | Maia 200 差 ≠ Maia 300 差，但 MSFT 自研信心是变量 | 部分定价 | 5 | MRVL Maia 300 volume 在 OCP 10 月复验；MSFT 仍是 NVDA 大买家 |
| 8 | MI400/Helios 机架满 retimer；Rubin 删 flyover 线缆 | AMD 2027 CoWoS +308%；ALAB thesis 是 Scorpio/PCIe6 | Helios 每机架 retimer 内容 = ALAB 未建模增量；AMD rack TCO/延迟劣势 | 未定价（ALAB 侧） | 6 | ALAB 加 Helios retimer 情景；AMD 2027 GPU 份额假设不因 MI400 spec 上修 |
| 9 | Meta MTIA：HBM 硬分区给 embedding cache 不可关 → GenAI 受损 | 供需底稿 H.9 MTIA v3 Iris 55k 2027；AVGO Meta 3GW 2028 | Meta GenAI 继续 NVDA 为主 | 部分定价 | 6 | NVDA 在 Meta 份额假设上调；AVGO Meta GW 视为低质量 GW |
| 10 | TPU v8：SC-CAE+SerDes chiplet 比 48×200G 大 20–30%；"NPO 试跑"；两层交换 | 供需底稿 9/1 [R] 8t pod 9,600 颗 / 2PB；内部底稿 NPO 2027；9/5 [R] OCS 3→5 万 | 芯片级证据确认 Google NPO 2027 | 部分定价 | 6 | LITE/COHR/AVGO 光引擎 + OCS 链维持；从 deck 读 chiplet 供应商 split（AVGO unchecked） |
| 11 | Spectrum-X multiplane：8×200G lane 各接不同交换机，需 MPO 分线缆，+0.2–0.4 dB | AI_INTERCONNECT_TOPOLOGY 未含 multiplane 布线口径 | 200G 粒度端口消耗 + MPO 分支缆/连接器用量↑ | 未定价 | 5 | 光缆/连接器（Amphenol、US Conec、Corning）二阶；DR8 类 200G/lane 器件 |
| 12 | LITE/COHR 1060 nm VCSEL：OM 光纤无 1060 数据、需重过 GR-468 6–12 月、HTOL 5K 小时；AMS OSRAM 留 850 nm | 供需底稿 8/31 [R] Lumentum ECOC 1060 nm 阵列；内部底稿 VCSEL NPO 30–50 m | NPO VCSEL 路线分叉；认证尾部风险 | 未定价 | 5 | LITE/COHR VCSEL-NPO 时间表打折（核心 EML/CW 不变）；AMS OSRAM 建 watch 卡 |
| 13 | D-Matrix：DRAM die 95 °C vs 额定 85 °C；36 µm 微凸块；3 bank/96B vs 128B TE | 无覆盖 | 所有 3D DRAM（含 NVDA/Groq 下一代）共享 HTOL/EM 风险 | 未定价（私有） | 4 | 作为 HBM 替代威胁在 2028 前忽略；关注 Meta 站台含义 |
| 14 | HBF 唯一 niche = 长上下文多轮 KV，规模不可知 | SNDK 叙事翻转中；内部底稿 KV 梯子 | HBF 不进 2027 估值 | 部分定价 | 5 | SNDK 不为 HBF 付溢价 |
| 15 | Thor Ultra 4×200G；BlueField-4 1.6T 8×200G 小封装吞吐领先 | — | AVGO NIC 落后一代（无关紧要）；BlueField 只有 Neocloud 买 | 已定价 | 7 | 无行动；Neocloud BOM 里 NIC 税确认 |
| 16 | Diamond Rapids 用 HB + Intel 3；Fujitsu Monaka HB | 供需底稿 9/2 [O] HB CMP AMAT 近独占；SoIC KWPM 22→65 | HB 需求从 HBM 转到逻辑 | 部分定价 | 6 | AMAT > BESI 在 HB 主题内 |
4. Tier / 叙事调整
| 标的 | 旧 | 新 | 理由 |
|---|---|---|---|
| BESI | stub，无 thesis | Avoid-on-HBM（仅按 SoIC 逻辑 TAM 看） | HB≠HBM4E [O] + de-spec 让 16-hi 商业必要性消失 |
| CRBS | 屠龙少年 | 屠龙少年 → 堕落天使警惕（10–11 月事件窗口） | LPU+Rubin 替代、3D DRAM 路线反复、parametric yield 爆料预告 |
| INTC | Agentic CPU + Foundry optionality | 同叙事，加 NVLink Fusion x86 需求腿（+） | 大客户要 x86 NVLink CPU 而非 Vera；Diamond Rapids 设计终于正确 |
| ALAB | 瓶颈突破 + 堕落天使警惕 | 同叙事，加 Helios retimer 内容腿（+） | MI400 机架满 retimer |
| NVDA | unknown | +（CPU/LPU/NIC 垂直整合；Meta/MSFT 自研质量差反哺） | 四家实体论 + 8 个月执行力 |
| AVGO | Networking/DSP dominance + 3nm 受益 | 同叙事，加 OpenAI Jalapeño timing risk flag | B0 +25% + 团队流失 |
| AMD | 瓶颈突破 + 屠龙少年中段 | 同叙事，加 Helios TCO/延迟 flag；Venice CPU 相对 Vera 的领先获确认（+） | retimer 满机架；CPU 1.19× |
| MU / 000660 / 005930 | 存储超级周期 | 同叙事，加 de-spec bit 需求天花板情景；Samsung 相对偏好（base die） | 2027 HBM Gb -17% 情景 |
| MRVL | AI scale-out 连接爆发者 | 同叙事，加 Maia 300 volume 待验 flag | Maia 200 质量 + MSFT 自研信心 |
| ARM | 永续印钞机 + AGI CPU 认知差 | AGI CPU "purpose built" 腿削弱，royalty 主线不变 | Vera 自研核 + "好的通用 CPU" |
| LITE / COHR | 光源瓶颈 / scale-out 连接 | 同叙事，加 1060 nm VCSEL-NPO 认证尾部风险 flag | GR-468 6–12 月 |
| AMS OSRAM (AMS.SW) | 未覆盖 | 新建 watch：NPO VCSEL 850 nm 封装路线黑马 | LED 密排/W2W 键合/光纤阵列贴装 |
| SNDK | 叙事翻转中 | 同叙事，HBF 不计入 2027 估值 | HBF niche 不可 sizing |
6. 与作者观点的分歧登记（避免单源污染）
- 作者对 Cerebras / RISC-V / Intel Xe / Maia / Meta 用词极端，方向可参考，幅度需打折。
- 作者对 TFLN 的否定与 A 股链条 [R] "TFLN 2027 渗透 15–20%" 冲突 → 两边都是单源，供需底稿 保持 [R] 标注。
- 作者 持 Samsung 多头、清仓 BESI、转欧日光学 —— 其 HBM/BESI/AMS OSRAM 结论与仓位同向，需要 deck 一手数字交叉。
- "只有四家算力实体重要"排除了 Broadcom-as-designer（TPU 归 Google）；这与 memory 的 AVGO thesis 不冲突，但意味着 AVGO 的价值在 Google/Anthropic GW，而非 Meta/OpenAI GW 的"质量"。
第 7 部分